19日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 平2-246373

⑤Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成2年(1990)10月2日

H 01 L 29/784 27/088

8422-5F H 01 L 29/78 7735-5F 27/08

301 X 102 A

審査請求 未請求 請求項の数 2 (全7頁)

の発明の名称 半導体装置

②特 頭 平1-68336

20出 願 平1(1989)3月20日

光 烘 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 **@発 明** 署 桶 個発 明 者 吉 田 正 信 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 明 者 哲 治 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 @発 竹 山 個発 明 渚 协会 浩 和 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 勿出 願 富士通株式会社 神奈川県川崎市中原区上小田中1015番地 人

⑫代 理 人 弁理士 井桁 貞一 外2名

明本相音

1. 発明の名称 半導体装置

- 2. 特許請求の範囲
- (1) 半導体基板と逆の導電型の不純物をゲート電極をマスクにして注入して形成されたドレインと ソースを有するMIS トランジスタを具備し、 該MIS トランジスタは2分割されて2つの ゲート電極が並行になるように配され、

2分割された該MIS トランジスタのゲート 電極を共通に接続し、

ー方のドレインと他方のソース、一方のソース と他方のドレインとを接続し、

回路的には1つのMIS トランジスタとして 動作するように構成したことを特徴とする半導体 装置。

(2) 2分割されたゲート電極がソースまたはドレ インを取り囲むように共通に接続され、ゲート電 極を取り囲むようにソースまたはドレインが形成 されていることを特徴とする請求項1記載の半導 体装置。

3. 発明の詳細な説明

〔概要〕

半導体装置に関し、

ゲート電極とソース電極間の寄生容量とゲート 電極とドレイン電極間の寄生容量とを等しくする ことができ、ソース拡散層とドレイン拡散層の抵 抗成分を等しくすることができ、トランジスタの 電気的特性を均一にすることができる半導体装置 を提供することを目的とし、

半導体基板と逆の導電型の不純物をゲート電極で をマスクにして注入して形成されたドレインとソースを有するMIS トランジスタを具備し、該 MIS トランジスタは2分割されて2つのゲート電極が並行になるように配され、2分割された 該MIS トランジスタのゲート電極を共通に接 統し、一方のドレインと他方のソース、一方のソースと他方のドレインとを接続し、回路的には1つのMIS トランジスタとして動作するように構成する。

〔産業上の利用分野〕

本発明は、半導体装置に係り、差動増幅器等に 使用するMIS トランジスタに適用することが でき、詳しくは特に、均一なトランジスタ特性を 得ることができる半導体装置に関する。

シリコンからなるゲート電極、27 a は例えばA ℓ からなるソース電極で、ソース拡散層 22 とコンタクトされている。 27 b は例えばA ℓ からなるドレイン電極で、ドレイン拡散層 23 とコンタクト 領域 28 a はソース拡散層 22 とソース電極 27 a がコンタクトされている領域であり、コンタクト 領域 28 b はドレイン拡散層 23 とドレイン電極 27 b がコンタクトされている領域である。

第5図(a)、(b)に示す半導体装置は、ソース拡散層22とドレイン拡散層23の間(チャネルと称する)の上にゲート絶縁膜24を介してゲート電極26を設け、ゲート電極26に印加する電圧を適宜調整することでチャネル電流を制御するものである。

そして、このような半導体装置は差動増幅器によく用いられる。ここで、差動増幅器について図 面を用いて具体的に説明する。

第6回及び第7回は差動増幅器を説明する図であり、第6回は差動増幅器の回路図、第7回は差

は、入力信号(V - - V ·)がゼロのとき、出力信号(V · - V ·)がゼロであるのが望ましい。この条件を満たすものが、平衡度の良い差動増幅器であり、この平衡の良し思しが差動増幅器の良し思しにつながる。このためには差動増幅器を構成する各トランジスタT・、T・はトランジスタ特性の全く等しいものを使用することが望まれる。

〔従来の技術〕

第5図(a)、(b)は従来の半導体装置の構造の詳細を示す図であり、第5図(a)は案子平面図、第5図(b)は第5図(a)に示すA1-A2方向の断面図である。図示例の半導体装置はMOS トランジスタ (MIS トランジスタであればよい)に適用する場合である。

この図において、21は例えばSiからなり例えばp型の基板、22は例えばn・型のソース拡散層、23は例えばn・型のドレイン拡散層、24は例えばSiOェからなるケート絶縁膜、25は例えばSi

動増幅器の動作図である。

これらの図において、Tla、Tlb、T3は NチャネルMOSデプリーション型トランジスタ、 T2a、T2bはNチャネルMOSエンハンスメ ント型トランジスタである。

なお、ここではトランジスタT1aとトランジスタT1b、及びトランジスタT2aとトランジスタT2bとは全く同じ電気的(電流・電圧)特性を示すトランジスタであるとする。また、トランジスタT2aのゲートが入力に接続されており、トランジスタT2bのゲートが基準電圧となるVref に接続されている。

その動作としては、入力電圧と基準電圧が等しい場合、節点N1aの電圧と節点N1bの電圧が会く等しい電圧となる。これはトランジスタT1aとトランジスタT1bとが全く同じ電気的特性を有するためである。入力電圧と基準電圧に少しでも電圧差があると節点N1aと節点N1bの電圧差は大きくなる。特に差動増幅器では最初に入

力電圧と基準電圧を等しくしておき、入力電圧の 微細な変化を検出することが多い。そのためには 各トランジスタの特性は完璧に等しくしなければ ならない。これはDC的な特性の場合であるが、 AC的な特性も考えると、節点N1aの寄生容量 と節点N1bの寄生容量を等しくしなければなら ない。

〔発明が解決しようとする課題〕

しかしながら、第5図(a)、(b)に示すようながら、第5図(ない、第8図に示すようなは、第8図にあっては、第8図に表示では、第21によりだして、ななないは、129を基板21を直接では、100を基板21に導入して、29を基板21に連りし、不能物を基板21に導入して、20を基板21に連りでは、通常シリコン基板21は(100)面で面方位が

揃っているため、シリコン基板21に深く不純物が入り過ぎてしまうのを防止するために行っているのである。なお、真上からピーム29を照射して不純物をシリコン基板21に導入すると不純物が基板21に深く入り過ぎてしまうのである。

したがって、ソース側とドレイン側とではゲート電極26に対して影となる部分が異なり(ここでは、ソース拡散層23がゲート電極26に対して非対散層23の方が大きの(ここではドレイン拡散層23の方が大きなる)、第5図(a)の寄生容量ではゲート電極26とドレイン電極27 b間の寄生年とが異なり(ここではゲート電極26とドレイン電極27 b間の方が大きい)、ソース拡散層22とドレインは散層23の方が大きい)、ソース拡散層22とドレイン拡散層23の方が大きい)、トランという問題があった。

このような非対称に形成されたソース拡散層22

とドレイン拡散層23とを有する構造の半導体装置 で第9図(a)に示すような差動増幅器を構成し た場合を考える。T2aはゲート電極26、ドレイ ン拡散層23及びソース拡散層22よりなるトランジ スタである。T2 b はゲート電極26、ドレイン拡 散層23及びソース拡散層22よりなるトランジスタ である。すると、T2aとT2bのソース拡散層 抵抗、あるいはドレイン拡散層抵抗が異なるため (ここではソース拡散層抵抗はT2aの方がT2 **bより大きく、ドレイン拡散層抵抗はT2bの方** がT2aより大きい)、T2aとT2bの電気的 特性が不揃いになる。更に、第9図(b)に示す ように、入力と節点NIaの寄生容量C(小)と Vref と節点N1bの寄生容量C(大)及び入力 と節点N。とVrefと節点N。の寄生容量C(小) とが等しくならず所定の特性を得ることができな くなってしまうのである。なお、第9図(a)、 (b)において、第5図(a)、(b)及び第6 図と同一符号及び同一配号は同一または相当部分 を示す。

そこで本発明は、ゲート電極とソース電極間の 寄生容量とゲート電極とドレイン電極間の寄生容 量・を等しくすることができ、ソース拡散層とド レイン拡散層の抵抗成分とを等しくすることがで き、トランジスタの電気的特性を均一にすること ができる半導体装置を提供することを目的として いる。

(課題を解決するための手段)

本発明による半導体装置は上記目的達成のため、 半導体基板と逆の導電型の不純物をゲート電極を マスクにして注入して形成されたドレインとソー スを有するMIS トランジスタを具備し、 該M IS トランジスタは2分割されて2つのゲート 電極が平行になるように配され、2分割された該 MIS トランジスタのゲート電極を共通に接続 し、一方のドレインと他方のソース、一方のソー スと他方のドレインとを接続し、回路的には1つ のMIS トランジスタとして動作するようにしたものである。

(作用)

本発明は、第1図(a)、(b)に示すように、 基板 1 上にゲート絶縁膜 4 を介して 2 つの配線層 6 a、6 bが並行になるように配置され、2 つの 配線層6a、6bが接続されるように配線されて ゲート電極が形成され、ゲート電極となる2つの 配線層6a、6b間の基板1に配線層6aをゲー ト電極とするトランジスタのソース拡散層(ドレ イン拡散層にしてもよい)と配線層6bをゲート 電極とするトランジスタのドレイン拡散層(ソー ス拡散層にしてもよい)となる第1の基板拡散層 2が形成され、ゲート電極となる2つの配線層 6 a、6bを介して第1の基板拡散層2を挟むよう に基板1にドレイン拡散層(ソース拡散層にして もよい)となる第2の基板拡散層3aとソース拡 散層 (ドレイン拡散層にしてもよい)となる第3 の基板拡散層 3 b が形成され、第2 の基板拡散層 3aと第3の基板拡散層3bとが接続されるよう に配線されてなるように構成される。

したがって、ゲート電極となる配線層 6 a 、 6

は同一または相当部分を示し、1は例えばかからなばり型の基準を示し、1は例えばかを示したは「2は下して機能を表して機能を表して機能を表して機能を表して機能を表して機能を表しても、は極いないが、1、は例えばいいの数をである。4、は例えばいいの数をである。4、は例えばいいが、1、はのでは、1、はのは、1、はいいは、1、はいいは、1、はいいは、1、はいいは、1、はいいは、1、はいいは

なお、ここでの第1の基板拡散層 2、第2の基 板拡散層 3 a 及び第3の基板拡散層 3 b の形成は、 従来注入法と同様イオン法によりゲート電極とな る配線層 6 a、 6 b をマスクとしてビームを基板 1 垂直方向に対して数度(例えば7度)傾けて照 射し不純物を基板1 に導入した後、熱拡散するこ bとソース電極となる金属配線質? b間の寄生容量とゲート電極となる配線層 5 a、 6 bとドレイン電極となる金属配線層 7 a、 7 b間の寄生容量とを等しくすることができるようになり、ソース抵抗成分とドレイン拡散層となる第1、第3の基板拡散層のドレイン抵抗成分とを等しくすることができるようになる。

(実施例)

第1図~第3図は本発明に係る半導体装置の一実施例を説明する図であり、第1図(a)、(b)は一実施例の構造の詳細を示す図、第2図は一実施例の半導体装置で構成した差動均幅器の構造を示す断面図、第3図は一実施例の効果を説明する図である。なお、ここで第1図(a)は素子平面図、第1図(b)は第1図(a)に示すX1-X2方向の断面図である。

これらの図において、第6図(a)と同一記号

とによって行っている。このため、ゲート電極と なる配線層6aとドレイン電極となる金属配線層 7a間の寄生容量とゲート電極となる配線層 6 a とソース電極となる金属配線層7b間の寄生容量 とは異なりゲート電極となる配線層6aとソース 電極となる金属配線簡7b間の寄生容量の方が大 きくなっており、第2の基板拡散層3aと第1の 基版拡散層2を構成する拡散層2aの抵抗成分と が異なりソース拡散層2aの抵抗成分の方が大き くなっている。一方、ゲート電極となる配線層 6 bとソース電極となる金属配線層7b間の寄生容 掛とゲート電極となる配線層 6 b と金属配線層 7 c間の寄生容量とは異なりゲート電積となる配線 層 6 b とドレイン電極となる金属配線層 7 c 間の 寄生容量の方が大きくなっており、第1の基板拡 散層2を構成する拡散層2b(ソース拡散層22に 該当する)と第3の基板拡散陷3b(ドレイン拡 散暦23に該当する)の抵抗成分とが異なり第3の 塩板拡散暦 3 bの抵抗成分の方が大きくなってい

すなわち、上記実施例では、第1図(a)、 (b) に示すように、トランジスタをいわゆる 2 分割して構成しており、具体的には、基板1上に ゲート絶縁膜 4 を介して 2 つの配線層 6 a 、 6 b が並行となるように配置し、2つの配線層 6 a、 6 bを接続するように配線してゲート電極を形成 し、ゲート電極となる2つの配線層6a、6b間 の基板1に配線層6aをゲート電極とするトラン ジスタのソース拡散層(ドレイン拡散層にしても よい)と配線層6 bをゲート電極とするトランジ スタのドレイン拡散層(ソース拡散層にしてもよ い)となる第1の基板拡散層2を形成し、ゲート 電極となる2つの配線層6a、6bを介して第1 の基板拡散層2を挟むように基板1にドレイン拡 散暦 (ソース拡散層にしてもよい)となる第2の 基板拡散層 3 a とソース拡散層 (ドレイン拡散層 にしてもよい)となる第3の基板拡散層3bを形 成し、第2の基板拡散層3aと第3の基板拡散層 3 b とを接続するように配線して構成したので、 ゲート電極となる配線層6a、6bとソース電極

となる配線層 6 a、 6 b とドレイとなる配線層 6 a、 6 b とドレイとをを極となるを極いてきない。 7 b 間の寄生容量とを等りませる。 1 は 散層 7 a、 7 b 間の寄生容量とを等りませる。 2 の寄生容量とないできない。 1 のの寄生ないが、 2 のができないが、 2 のができないが、 2 のができないが、 2 のができないが、 2 のができないが、 2 ができないが、 3 のができないが、 4 ができないが、 5 ができないが、 5 ができないが、 5 ができないが、 6 ができないが、 6 ができないが、 7 ができないが、 1 個のドレインとかはあたかができないが、 1 個のドレインとかはあたができないが、 2 ができないが、 2

そして、このような実質的に均一なトランジスタ特性を得ることができる半導体装置で第2図に示すように差動増幅器を構成した場合、第3図に示すように入力と節点N1a間の寄生容量(C小+C大)とVrefと節点N2間の寄生容量(C小+C大)とVrefと節点N2間の寄生容量

(C小+C大)というように等しくすることができ、理想的な所定の特性を得ることができる。

なお、本発明においては、第4図(a)、(b)に示すように、2分割されたゲート電極11をソース12(ドレインでもよい)を取り囲むように共通に接続し、ゲート電極11を取り囲むようにドレイン13(ソースでもよい)を形成するように構成する場合であってもよい。

[発明の効果]

本発明によれば、ゲート電極とソース電極間の 寄生容量とゲート電極とドレイン電極間の寄生容 量とを等しくすることができ、ソース拡散層とド レイン拡散層の抵抗成分を等しくすることができ、 トランジスタ特性を均一にすることができるとい う効果がある。

4. 図面の簡単な説明

第1図~第3図は本発明に係る半導体装置の一 実施例を説明する図であり、 第1図は一実施例の構造の詳細を示す図、

第2図は一実施例の半導体装置で構成した差動 増幅器の構成を示す断面図、

第3図は一実施例の効果を説明する図、

第4図は他の実施例を説明する図、

第5図は従来例の構造の詳細を示す図、

第6図は差動増幅器の回路図、

第7図は差動増幅器の動作図、

第8図及び第9図は従来例の課題を説明する図である。

1 … … 基板、

2……第1の基板拡散層、

3 a ……第2の基板拡散層、

3 b … … 第 3 の 基 板 拡 散 層 、


4……ゲート絶縁膜、


5……フィールド酸化膜、

6 a 、 6 b … …配線層、

7 a、7 b、7 c … … 金属配線層。


他の実施例を説明する図 第 4 図






一実施例の構造の詳細を示す図

1 図





一実施例の半導体装置で構成した差動増幅器の 構造を示す断面図 2 🗷





一実施例の効果を説明する図

3













従来例の構造の詳細を示す図 第 5




差動増幅器の回路図 第 6 図









従来例の課題を説明する図 第 9 図